huisNuusVan CoWoS tot 3D-stapeling: heterogene integrasie hervorm chip-argitektuur en nywerheidsgrense

Van CoWoS tot 3D-stapeling: heterogene integrasie hervorm chip-argitektuur en nywerheidsgrense

Van CoWoS tot 3D-stapeling: heterogene integrasie hervorm chip-argitektuur




Konnektiwiteit het transistors vervang as die nommer een veranderlike prestasie te bepaal.Heterogene integrasie herskryf die reëls van skyfieontwerp en herstrukturering van die magsbalans in die halfgeleierbedryf.

Wanneer verslae oor Chiplet en gevorderde verpakking nagegaan word, staan een sleutelwoord herhaaldelik uit: Heterogene integrasie.Vir dekades was die halfgeleierbedryf se hooftema “krimpende transistors”.Vandag is 'n fundamentele verskuiwing aan die gang: ons is nie meer behep om alles op 'n enkele skyfie te plaas nie.In plaas daarvan, "monteer" ons skyfies met verskillende funksies saam.

Dit klink dalk na 'n kompromie, maar dit is eintlik evolusie.Namate prosesnodusse fisiese limiete nader, koste vinnig styg en stelselvereistes meer kompleks word, kan 'n enkele vervaardigingsproses nie meer terselfdertyd werkverrigting, krag en funksionaliteit bevredig nie.

Heterogene integrasie het na vore gekom as die oplossing: logika, geheue, RF en fotonika word elk met hul optimale proses vervaardig, dan geïntegreer op die verpakkingsvlak om 'n volledige stelsel te vorm.In hierdie oorgang het dit duidelik geword dat verpakking nie meer net "koppelskyfies" is nie - dit is herdefinieer die chip self.

Verpakking bepaal nou bandwydte, kragverbruik, latensie en selfs die uiteindelike limiet van rekenaarkrag.Eerder as om Chiplet of gevorderde verpakking in isolasie te bespreek, betree ons 'n heeltemal nuwe era: die halfgeleierstelsel-era, gedryf deur heterogene integrasie.

Kernboodskap van die verslag

Die belangrikste slagveld vir verbetering van halfgeleierprestasie is besig om te verskuif van "transistor-skaal" na "verpakking en stelselvlak-integrasie (chiplet + heterogene integrasie)."

Waarom hierdie paradigmaskuif?

Die verslag identifiseer drie hoofoorsake:

  • Moore se wet vertraag: Groot monolitiese skyfies ly aan lae opbrengs en stygende koste.
  • Ontploffende stelselkompleksiteit: Ontwerp-, verifikasie- en vervaardigingsiklusse word te lank.
  • Ontwikkelende toepassingsvereistes: KI/HPC-stelsels vereis logika, geheue, RF en fotonika om saam te werk.

Gevolgtrekking: Die monolitiese skyfiebenadering is nie meer lewensvatbaar nie.Die industrie moet wend tot stelsel-vlak samestelling.

Die oplossing: heterogene integrasie (HI)

Die verslag definieer dit duidelik:

Die samestelling van skyfies met verskillende prosesse en funksies in 'n stelsel-vlak geheel om hoër werkverrigting en uitgebreide funksionaliteit te bereik.

Drie kerndoelwitte:

  • Grootte optimering
  • Prestasieverbetering
  • Funksie uitbreiding

Fundamentele verandering: 'n Skyfie ontwikkel van "'n enkele dobbelsteen" na "'n stelsel in pakket."

Chiplet + Gevorderde Verpakking: Die Kernpad

1. Wat is Chiplet?

  • Klein dobbelsteen met hoë IO-digtheid
  • Modulêre ontwerp en aparte vervaardiging
  • Hoër opbrengs en laer koste

2. Die rol van tussenvoeger/gevorderde verpakking

  • Lewer veel hoër-digtheid interkonneksie as PCB
  • Maak ultra-vinnige kommunikasie tussen skyfies moontlik

Sleutelgevolgtrekking: Verpakking is nie meer net "verbinding" nie - dit is 'n stelsel prestasie determinant.

Tegnologie-evolusie: 2D → 2.5D → 3D

  • 2D (Planêre integrasie): Skyfies langs mekaar geplaas, deur middel van verpakking verbind
  • 2.5D (tussenvoeger): Silikon / organies / glas tussenvoegsel (bv. CoWoS), wat hoëbandwydte-interkonneksie moontlik maak
  • 3D (stapeling): TSV / Hibriede binding, ultrahoë verbindingsdigtheid tot 1 miljoen/mm²

Duidelik neiging: beweeg van horisontale verbinding na vertikale stapeling.

Die werklike prestasie-bottelnek

Werkverrigting word nie meer deur transistors bepaal nie, maar deur konnektiwiteit.Vier sleutelmaatstawwe:

  • Interkonneksiedigtheid: aantal parallelle datakanale
  • Datakoers: spoed per skakel
  • Bandwydtedigtheid: digtheid × koers (kritiesste)
  • Energie per bietjie: kragdoeltreffendheid van transmissie

Sleutelgevolgtrekking: Die kern van toekomstige mededinging is nie rekenaarkrag nie, maar data beweging doeltreffendheid.

Kritieke stelseluitdagings: kraglewering en termiese bestuur

1. Kragleweringsdoeltreffendheid

  • Tradisionele stelsels bereik slegs 75–80% doeltreffendheid
  • Spanningsreguleerders moet naby skyfies (IVR) geplaas word

2. Verliesbronne

  • Transmissieverlies ∝ I²R
  • Verlies neem skerp toe met afstand

Gevolgtrekking: Kragleweringspaaie het 'n groot stelselprestasie-bottelnek geword.

Bedryf Strategiese Vooruitsig

Die hele verslag kan in drie hoëvlak-uitsprake saamgevat word:

  • Halfgeleiers betree die "Stelsel-era": Gedryf deur stelselsinergie (chiplet + verpakking + krag + termiese), nie net transistors nie.
  • Verpakking word die kern slagveld: Verantwoordelik 80–90% van stelselkompleksiteit;dikteer prestasie, koste en betroubaarheid.
  • KI is die sterkste katalisator: Vereis uiterste bandwydte, lae latensie en lae krag, wat 3D-verpakking, Chiplet en optiese interkonneksie aandryf.

Opsomming

Soos Moore se wet stadiger word, word die toekoms van skyfies nie meer deur transistors bepaal nie.Dit word besluit deur verpakking en stelselintegrasie vermoë.